UHF 頻段讀寫器實(shí)例一915 MHz讀寫器
    請寫器的工作頻率為915 MHz, 是基于無源反射調(diào)制技術(shù)和模塊化設(shè)計(jì)原理的 RFID讀寫器, 工作距離長達(dá)10m。
1. RFID系統(tǒng)構(gòu)成
    UHF頻段RFID系統(tǒng)是無源 RFID系統(tǒng), 由讀寫器和電子標(biāo)簽組成, 當(dāng)電子標(biāo)簽進(jìn)入讀寫器的能量場, 電子標(biāo)簽的能量檢測電路將射頻信號轉(zhuǎn)化為直流信號, 供其工作。同 時, 芯片內(nèi)部的數(shù)據(jù)解調(diào)部分從接收到的射頻信號中解調(diào)出數(shù)據(jù)并送到控制邏輯?？刂七壿嬝?fù)責(zé)分析數(shù)據(jù)并執(zhí)行相應(yīng)操作, 包括從 EEPROM讀數(shù)據(jù)或?qū)懭藬?shù)據(jù), 將數(shù)據(jù)調(diào)制發(fā)送出去。
2. 讀寫器的硬件結(jié)構(gòu)
    915 MHz的讀寫器主要由天線、射頻模塊和主控模塊3部分組成, 射頻模塊由發(fā)送部分和接收部分構(gòu)成, 發(fā)送部分產(chǎn)生射頻信號及射頻能量, 給無源電子標(biāo)簽提供能量; 接收部分對由天線接收的反射調(diào)制信號進(jìn)行解調(diào)、放大及濾波。主控模塊控制與電子標(biāo)簽的通信過程; 主機(jī)應(yīng)用軟件進(jìn)行通信, 并執(zhí)行應(yīng)用軟件發(fā)來的命令。射頻識別系統(tǒng)采用時分復(fù)用的工作方式, 讀寫器輸出命令信號與接收電子標(biāo)簽反射調(diào)制信號是在不同的時間段進(jìn)行的。
(1)數(shù)字鎖相環(huán)技術(shù)。
    在射頻部分, 采用晶體振蕩器和壓控振蕩器以全數(shù)字鎖相環(huán)的形式產(chǎn)生915 MHz射頻信號。 旦不受溫度和電壓影響、環(huán)路帶寬和中心頻率編程可調(diào)、易于構(gòu)建高階鎖相環(huán)等優(yōu)點(diǎn), 并且應(yīng)用在數(shù)字系統(tǒng)中時不需 A/D及D/A轉(zhuǎn)換。大線接收的反射調(diào)制信號經(jīng)過定向耦合器到接收通路, 檢波后的信號通過差動放大、低通濾。
(2)信號接收。
    傳統(tǒng)的鎖相環(huán)由模擬電路實(shí)現(xiàn), 而全數(shù)字鎖相環(huán)與傳統(tǒng)的模擬電路的實(shí)現(xiàn)方法相比, 具有精度高備和運(yùn)算放大后, 進(jìn)行 A/D轉(zhuǎn)換再送至主控模塊進(jìn)行解碼。

    讀寫器進(jìn)行讀寫操作時, 讀寫器與電子標(biāo)簽的距離不是固定不變的。如果讀寫器與電子標(biāo)簽距離近, 讀寫器接收到的反射調(diào)制信號較強(qiáng); 如果讀寫器與電子標(biāo)簽距離遠(yuǎn), 讀寫器接收到的反射調(diào)制信號就較弱。為了在讀寫器的工作距離內(nèi)得到穩(wěn)定可靠的接收數(shù)據(jù), 需要對A/D轉(zhuǎn)換之前

的運(yùn)算放大器進(jìn)行放大倍數(shù)控制, 較弱的接收信號需要較大的放大倍數(shù)。為了保持接收信號的穩(wěn)定, 采用了移動終端功率控制方案:反射信號變強(qiáng), 降低接收通路的放大倍數(shù); 反之, 反射信號變?nèi)? 提高其放大倍數(shù)。采用對數(shù)放大器對反射調(diào)制信號進(jìn)行電平檢測, 然后輸入到主控模塊進(jìn)行算法分析, 輸出控制信號改變末級運(yùn)算放大器的反饋電阻大小, 即可實(shí)現(xiàn)運(yùn)算放大器的放大倍數(shù)的自動控制, 進(jìn)而實(shí)現(xiàn)A/D轉(zhuǎn)換前信號幅度的穩(wěn)定。
(3)主控模塊。
    主控模塊的核心處理器為數(shù)字信號處理器(Digital Signal Processing, DSP), 該DSP 芯 片運(yùn)算速度為50 MIPS(MIPS:每秒執(zhí)行百萬條指令), 片內(nèi)有10KB 雙向訪問 RAM, 支持64KByte的數(shù)據(jù)空間和64KByte的程序空間, 能夠滿足射頻識別系統(tǒng)的要求。主控模塊的硬件, 本系統(tǒng)采用復(fù)雜可編程邏輯器件(Complex Programmable Logic Device, CPLD)完成整個系統(tǒng)的邏輯電路設(shè)計(jì)。實(shí)際系統(tǒng)中, 擴(kuò)展了 64 KByte 的 SRAM, 但因DSP最多支持外部擴(kuò)展64KByte 的數(shù)據(jù)空間, 因此, 模擬CE 控制信號由 DSP 通過CPLD 中的邏輯電路來控制, 從而決定選擇 SRAM 的高地址段64KByte 的存儲空間還是低地址字段的存儲空間。這樣, 在符合 DSP 的外擴(kuò)數(shù)據(jù)空間要求的基礎(chǔ)上又增加了寶貴的存儲資源。除了 SRAM, 還配置了64 KByte 的 Flash, 以滿足DSP 引導(dǎo) 裝入程序的需要。