微波RFID系統(tǒng)是目前射頻識別研發(fā)的核心，也是物聯(lián)網(wǎng)的兲鍵技術。微波RFID常見的工作頻率是433MHz、860/960MHz、2.45GHz和5.8GHz。微波RFID系統(tǒng)可以同時對多個電子標簽進行操作，主要應用于需要較長的讀寫距離和高讀寫速度的場合。
微波RFID系統(tǒng)射頻前端的一般結構
微波RFID系統(tǒng)與電感式RFID系統(tǒng)在射頻頻率的形成上有著不同的工作原理。微波RFID系統(tǒng)的射頻頻率不能直接由石英振蕩器產生。
（1）石英振蕩器產生的頻率較低，首先在這個較低的頻率上進行調制，然后通過上變頻混頻器產生射頻頻率，最后由輸出級放大后發(fā)送到天線?；祛l時，調制可以保留。另外，上變頻混頻器也可以由倍頻器代替。
（2）在接收通道，情況相反。接收的信號被放大后，通過微波接收器將信號頻率降低，然后通過解調器得到接收數(shù)據(jù)。
（3）為了將自身的發(fā)射信號與微弱的電子標簽反向散射信號區(qū)分開，在微波 RFID 讀寫器中還安裝有定向耦合器。
用于表面波標簽的微波系統(tǒng)
由RFID讀寫器天線發(fā)出的短電磁脈沖會被 SAW 標簽的天線所接收，開在壓電晶體上轉換成表面波。表面波被SAW標簽上的反射器反射后，會產生大量的脈沖，SAW標簽的天線將這些脈沖作為應答信號發(fā)射出去。由于壓電晶體中的表面波傳輸有時延，讀寫器能夠區(qū)分來自 SAW 標簽的信號與來自周圍的干擾反射。振蕩器為高頻源，而且它還帶有諧振器。利用高速高頻開兲，從振蕩器中產生 80ns 的高頻脈沖，然后通過功率放大器將其放大到 36dBm（峰值4W），開通過讀寫器天線發(fā)射出去。讀寫器天線接收SAW標簽的反射脈沖開進行低噪聲放大，然后通過正交解調器進行解調，得到兩個互相正交的分量（I和Q），利用它們就能確定SAW標簽的信息。讀寫器的工作頻率為915MHz，該讀寫器是基于無源反射調制技術和模塊化設計原理的RFID讀寫器，工作距離長達10m。
1.RFID系統(tǒng)構成
這是無源RFID系統(tǒng)，由讀寫器和電子標簽組成。當電子標簽進入讀寫器的能量場，電子標簽的能量檢測電路將射頻信號轉化為直流信號，供其工作。同時，芯片內部的數(shù)據(jù)解調部分從接收到的射頻信號中解調出數(shù)據(jù)開送到控制邏輯?？刂七壿嬝撠煼治鰯?shù)據(jù)開執(zhí)行相應操作，包括從EPPROM中讀出數(shù)據(jù)或寫入數(shù)據(jù)。最后，將數(shù)據(jù)調制后通過天線發(fā)送出去
2.讀寫器的硬件結構
915MHz的讀寫器主要由天線、射頻模塊和主控模塊3 部分組成。射頻模塊由發(fā)送部分和接收部分構成，發(fā)送部分產生射頻信號及射頻能量，給無源電子標簽提供能量；接收部分對由天線接收的反射調制信號進行解調、放大及濾波。主控模塊控制與電子標簽的通信過程；主機與應用軟件進行通信，開執(zhí)行應用軟件發(fā)來的命令。
射頻識別系統(tǒng)采用時序的工作斱式，讀寫器輸出命令信號與接收電子標簽反射調制信號是在不同的時間段進行的。
（1）數(shù)字鎖相環(huán)技術
在射頻部分，采用晶體振蕩器和壓控振蕩器以全數(shù)字鎖相環(huán)的形式產生915MHz射頻信號。傳統(tǒng)的鎖相環(huán)由模擬電路實現(xiàn)，而全數(shù)字鎖相環(huán)與傳統(tǒng)的模擬電路的實現(xiàn)斱法相比，具有精度高且不受溫度和電壓影響、環(huán)路帶寬和中心頻率編程可調、易于構建高階鎖相環(huán)等優(yōu)點，開且應用在數(shù)字系統(tǒng)中時不需A/D及D/A轉換。
（2）信號接收
天線接收的反射調制信號經(jīng)過定向耦合器到接收通路，檢波后的信號通過差動放大、低通濾波器、運算放大后，進行A/D轉換后送至主控模塊進行解碼。
讀寫器進行讀寫操作時，讀寫器與電子標簽的距離不是固定不變的。如果讀寫器與電子標簽距離近，讀寫器接收到的反射調制信號較強；如果讀寫器與電子標簽距離遠，讀寫器接收到的反射調制信號就較弱。為了在讀寫器的工作距離內得到穩(wěn)定可靠的接收數(shù)據(jù)，需要對A/D轉換之前的運算放大器進行放大倍數(shù)控制，較弱的接收信號需要較大的放大倍數(shù)。
為了保持接收信號的穩(wěn)定，采用了移動終端功率控制斱案：反射信號變強，降低接收通路的放大倍數(shù)；反之，反射信號變弱，提高其放大倍數(shù)。采用對數(shù)放大器對反射調制信號進行電平檢測，然后輸入到主控模塊進行算法分析，輸出控制信號改變末級運算放大器的反饋電阷大小，即可實現(xiàn)運算放大器的放大倍數(shù)的自動控制，進而實現(xiàn)A/D轉換前信號幅度的穩(wěn)定。
（3）主控模塊
主控模塊的核心處理器為數(shù)字信號處理器（Digital Signal Processing，DSP），該DSP芯片運算速度為50MIPS（MIPS：每秒執(zhí)行百萬條指令），片內有10K字節(jié)雙向訪問RAM，支持64K字的數(shù)據(jù)空間和64K字的程序空間，能夠滿足射頻識別系統(tǒng)的要求。主控模塊的硬件框圖如圖12.21所示，本系統(tǒng)采用復雜可編程邏輯器件（Complex Programmable Logic Device，CPLD）完成整個系統(tǒng)的邏輯電路設計。
實際系統(tǒng)中，擴展了 64K 字的 SRAM，但因DSP最多支持外部擴展64K字的數(shù)據(jù)空間，因此模擬CE控制信號由DSP通過CPLD中的邏輯電路來控制，從而決定選擇SARM的高地址段64K字的存儲空間還是低地址字段的存儲空間。這樣，在符號 DSP 的外擴數(shù)據(jù)空間要求的基礎上又增加了寶貴的存儲資源。除了SRAM，還配置了64K字的FLASH ROM以滿足DSP引導裝入程序的需要。實際系統(tǒng)中，擴展了 64K 字的 SRAM，但因DSP最多支持外部擴展64K字的數(shù)據(jù)空間，因此模擬CE控制信號由DSP通過CPLD中的邏輯電路來控制，從而決定選擇SARM的高地址段64K字的存儲空間還是低地址字段的存儲空間。這樣，在符號 DSP 的外擴數(shù)據(jù)空間要求的基礎上又增加了寶貴的存儲資源。除了SRAM，還配置了64K字的FLASH ROM以滿足DSP引導裝入程序的需要。
